PCT

ORGANISATION MONDIALE DE LA PROPRIETE INTELLECTUELLE Bureau international



DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCT)

(51) Classification internationale des brevets ⁶:

G09G 3/20

(11) Numéro de publication internationale: WO 97/23861

(43) Date de publication internationale: 3 juillet 1997 (03.07.97)

(21) Numéro de la demande internationale: PCT/FR96/02013

(22) Date de dépôt international: 18 décembre 1996 (18.12.96)

(30) Données relatives à la priorité: 95/15405 22 décembre 1995 (22.12.95) FR

(71) Déposant (pour tous les Etats désignés sauf US): THOMSON MULTIMEDIA [FR/FR]; 9, place des Vosges, F-92050 Paris-La Défense 5 (FR).

(72) Inventeurs; et

(75) Inventeurs/Déposants (US seulement): BOREL, Thierry [FR/FR]; Thomson Multimédia, F-92050 Paris-La Défense Cédex (FR). GARNIER, Stéphane [FR/FR]; Thomson Multimédia, F-92050 Paris-La Défense Cédex (FR). DUPONT, Antoine [FR/FR]; Thomson Multimédia, F-92050 Paris-La Défense Cédex (FR). LE LUDEC, Benoît [FR/FR]; Thomson Multimédia, F-92050 Paris-La Défense Cédex (FR). LEHUREAU, Jean-Claude [FR/FR]; Thomson Multimédia, F-92050 Paris-La Défense Cédex (FR).

(74) Mandataire: RUELLAN-LEMONNIER, Brigitte; Thomson Multimédia, F-92050 Paris-La Défense Cédex (FR).

(81) Etats désignés: JP, KR, US, brevet européen (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).


Publiée

Avec rapport de recherche internationale.

- (54) Title: MATRIX DISPLAY ADDRESSING DEVICE
- (54) Titre: DISPOSITIF D'ADRESSAGE D'UN ECRAN MATRICIEL

(57) Abstract

A device for addressing a matrix display such as an LCD or plasma display. The addressing device comprises a storage stage (70, 198) for receiving, via a demultiplexing stage (220), a plurality of digital data sequences representing previously digitised video luminance signals, and outputting the video luminance signals to a multiplexing stage (230) designed to select a digital data sequence that corresponds to a given combination of subpixels from the plurality of digital data sequences previously stored in said storage stage (70, 198).



(57) Abrégé

La présente invention concerne un dispositif d'adressage d'un écran matriciel tel qu'un écran du type LCD ou à plasma. Le dispositif d'adressage selon l'invention comporte un étage mémorisation (70, 198) recevant, via un étage de démultiplexage (220), une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés, et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage (230) destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation (70, 198).

UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

ΑT	Arménie	GB	Royaume-Uni	MW	Malawi
AT	Autriche	GE	Géorgie	MX	Mexique
ΑU	Australic	GN	Guinée	NE	Niger
BB	Barbade	GR	Grèce	NL	Pays-Bas
BE	Belgique	HU	Hongrie	NO	Norvège
BF	Burkina Faso	Œ	Irlande	NZ	Nouvelle-Zélande
BG	Bulgarie	IT	Italie	PL	Pologne
BJ	Bénin	JP	Japon	PT	Portugal
BR	Brésil	KE	Kenya	RO	Roumanie
BY	Bélarus	KG	Kirghizistan	RU	Fédération de Russie
CA	Canada	KP	République populaire démocratique	SD	Soudan
CF	République centrafricaine		de Corée	SE	Suède
CG	Congo	KR	République de Corée	SG	Singapour
CH	Suisse	KZ	Kazakhstan	SI	Slovénie
CI	Côte d'Ivoire	LI	Liechtenstein	SK	Slovaquie
CM	Cameroun	LK	Sri Lanka	SN	Sénégal
CN	Chine	LR	Libéria	SZ	Swaziland
CS	Tchécoslovaquie	LT	Lituanic	TD	Tchad
CZ	République tchèque	LU	Luxembourg	TG	Togo
DE	Allemagne	LV	Lettonie	TJ	Tadjikistan
DK	Danemark	MC	Monaco	TT	Trinité-et-Tobago
EE	Estonie	MD	République de Moldova	UA	Ukraine
ES	Espagne	MG	Madagascar	UG	Ouganda
FI	Finlande	ML	Mali	us	Etats-Unis d'Amérique
FR	France	MN	Mongolie	UZ	Ouzbékistan
GA	Gabon	MR	Mauritanie	VN	Viet Nam

WO 97/23861 PCT/FR96/02013

DISPOSITIF D'ADRESSAGE D'UN ECRAN MATRICIEL

La présente invention concerne un dispositif d'adressage d'un écran matriciel tel qu'un écran du type LCD ou à plasma.

Les surfaces d'affichage de tels écrans comportent généralement une pluralité de sous-pixels P(i,j) représentant l'une des couleurs primaires R, V ou B et adressés à travers un réseau croisé de N lignes horizontales et de M colonnes verticales, chaque sous-pixel recevant à travers un interrupteur qui le relie à la colonne adjacente, pendant la phase d'adressage (temps ligne), un signal vidéo échantillonné.

La résolution spatiale de tels écrans dépend du nombre et du mode de combinaisons de sous-pixels adressables utilisées pour réaliser des pixels affichables dont les séquences successives constituent les lignes et les colonnes vidéo de l'image à afficher.

20

25

30

5

10

La figure 1 illustre un mode connu de combinaison de sous-pixels, appelé mode L, utilisé pour adresser un écran orthogonal et consistant à réaliser un pixel affichable par combinaison de trois sous-pixels R, V et B situés sur la même ligne. Dans ce cas, la résolution horizontale, notée Hr, est égale à M/3, et est réduite par rapport à la résolution verticale, notée Hv, dont la valeur est égale à N. En effet, la construction d'un écran VGA de 480 lignes et 640 colonnes utilisant le mode de combinaison L, nécessite un nombre de colonnes M égal à 640*3 = 1920, et un nombre de lignes N égal à 480. En outre, afin de respecter le format de l'image, ce mode de combinaison requiert un nombre élevé de sous-pixels ce qui accroît notablement le coût de l'écran.

35

Par ailleurs, dans la mesure où les écrans matriciels ne peuvent être adressés qu'en mode progressif, le mode de WO 97/23861 PCT/FR96/02013

combinaison décrit à la figure 1 nécessite l'utilisation d'un algorithme permettant d'adapter l'écran à une source d'images entrelacées.

5

10

15

20

25

30

35

Les figures 2 et 3 illustrent respectivement une première variante et une deuxième variante d'un deuxième mode connu de combinaison de sous-pixels, appelé mode Delta, utilisé pour adresser un écran du type DELTA. A l'instar du mode L, un pixel affichable est obtenu par combinaison de trois sous-pixels R, V et B situés sur la même ligne horizontale. Cependant, dans la première variante du mode Delta, représentée à la figure 2, deux lignes successives sont décalées horizontalement l'une par rapport à l'autre d'un demi sous-pixel, tandis que dans la deuxième variante, représentée à figure 3, deux lignes successives sont décalées horizontalement l'une par rapport à l'autre d'un sous-pixel et demi. Il en résulte que dans le premier cas, une colonne de pixels affichables a une largeur égale à trois fois et demi la largeur d'un sous-pixel tandis que dans le deuxième cas, une colonne de pixels affichables a une largeur égale à quatre fois et demi celle d'un sous-pixel. Dans le premier cas, la résolution horizontale est réduite dans une proportion de trois fois et demi par rapport à la résolution verticale, tandis que dans le deuxième cas la résolution horizontale est réduite dans une proportion de quatre fois et demi par rapport à la résolution verticale.

Le but de l'invention est de réaliser un dispositif d'adressage d'un écran matriciel permettant d'améliorer la résolution horizontale sans trop dégrader la résolution verticale.

Le dispositif selon l'invention comporte un étage mémorisation 70 et 198 recevant, via un étage de démultiplexage 220, une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage 230 destiné à sélectionner une séquence

de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation 70 et 198.

5

Ainsi, le dispositif selon l'invention, permet de sélectionner une combinaison de sous-pixels permettant d'obtenir un meilleur compromis entre la résolution verticale et la résolution horizontale quel que soit le type d'écran utilisé.

10

25

D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, prise à titre d'exemple non limitatif, en référence aux figures annexées dans lesquelles :

- 15 la figure 1 illustre partiellement un premier mode de combinaison des sous-pixels R, V et B d'un écran matriciel du type orthogonal, utilisé dans l'art antérieur ;
- les figures 2 et 3 illustrent une application du mode de
 combinaison de sous-pixels de la figure 1 à un écran du type
 Delta;
 - la figure 4 illustre partiellement un premier mode de combinaison des sous-pixels R, V et B d'un écran matriciel réalisé par un dispositif d'adressage conforme à l'invention appliqué à un écran du type orthogonal;
- la figure 5 illustre partiellement une première variante du mode de combinaison des sous-pixels R, V et B illustré à la 30 figure 4;
 - la figure 6 illustre une deuxième variante du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 ;
- 35 les figures 7a et 7b illustrent partiellement une troisième et une quatrième variante du mode de combinaison des

15

sous-pixels R, V et B illustré à la figure 4 appliqué à un écran matriciel du type Delta ;

- la figure 8 illustre partiellement un deuxième mode de combinaison des sous-pixels R, V et B réalisé par un dispositif d'adressage conforme à l'invention appliqué à un écran matriciel du type orthogonal;
- la figure 9 illustre partiellement une cinquième variante 10 du mode de combinaison des sous-pixels R, V et B illustré à la figure 4 appliqué à un écran matriciel du type Delta;
 - la figure 10 représente partiellement un premier mode de réalisation d'un dispositif d'adressage conforme à l'invention ;
 - la figure 11 représente partiellement un deuxième mode de réalisation d'un dispositif d'adressage conforme à l'invention ;
- les figures 12 à 14 représentent des schémas explicatifs du fonctionnement du dispositif d'adressage de la figure 10 ;
- les figures 15 et 16 représentent des schémas
 25 explicatifs du fonctionnement du dispositif d'adressage de la figure 11.
- La figure 10 illustre schématiquement un dispositif d'adressage d'un écran matriciel dont la surface comporte une pluralité de sous-pixels R,V et B recevant chacun un signal vidéo de luminance. Ces pixels sont répartis sur la surface de l'écran selon un réseau de N lignes physiques et M colonnes physiques aux intersections desquelles sont agencés des interrupteurs tels que des TFT (Thin Film Transistors en langue anglaise) dans le cas des écrans LCD. Ces interrupteurs permettent de relier,

5

10

15

20

25

30

35

pendant la phase d'adressage, les pixels adressés aux colonnes physiques.

5

Selon l'invention, le dispositif d'adressage comporte un étage de mémorisation 70 et 198 recevant, via un étage de démultiplexage 220, une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage 230 destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation 70 et 198.

Selon un premier mode de réalisation du dispositif d'adressage conforme à l'invention, l'étage de mémorisation 70 comporte une première mémoire 80 dédiée au stockage desdonnées numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels R, une deuxième mémoire 82 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels V et une troisième mémoire 84 dédiée au stockage des données numériques résultant de l'échantillonnage des signaux envoyés aux sous-pixels B. Dans ce mode de réalisation, l'étage de mémorisation 70 est relié, d'une part, à un moyen de commande d'écriture 72 des données numériques dans les mémoires 80, 82 et 84 et, d'autre part, à un moyen de commande de lecture 74 desdites données à partir des mémoires 80, 82 et 84, lesdits moyen de commande d'écriture 72 et de lecture 74 sont reliés à un premier moyen de synchronisation 76 des phases d'écriture et des phases de lecture.

Selon ce mode de réalisation chacune des mémoires 80, 82 et 84 comporte deux zones distinctes, soit une première zone 102 dans laquelle sont écrites les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo donnée pendant une phase d'écriture donnée, et une deuxième zone 104

WO 97/23861 6 PCT/FR96/02013

à partir de laquelle sont lues, pendant ladite phase d'écriture, les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo écrite pendant la phase d'écriture précédente.

5 Selon un deuxième mode de réalisation du dispositif d'adressage conforme à l'invention, l'étage de mémorisation 198 comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc 200 comportant au moins trois piles FIFO, soit une première pile du 202, une deuxième pile 204 10 et une troisième pile 206 destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc 210 comportant également au moins trois piles FIFO, soit une 15 quatrième pile 212, une cinquième pile 214 et une sixième pile 216 destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.

Dans ce mode de réalisation, l'étage de démultiplexage 220 aiguille, d'une part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo impaires vers le bloc 200 de manière à écrire lesdites données, pendant une phase d'écriture d'une ligne vidéo de durée D, respectivement dans la première pile 202, la deuxième pile 204 et la troisième pile 206, et d'autre part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo paires vers le bloc 210, de manière à écrire lesdites données, pendant la phase d'écriture, respectivement dans la quatrième pile 212, la cinquième pile 214 et la sixième pile 216.

20

25

30

35

Selon ce deuxième mode de réalisation, un deuxième moyen de synchronisation 240 est relié, d'une part, à l'étage de démultiplexage 220 et délivre à cet étage 220 un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une

colonne vidéo impaire respectivement dans la première pile 202, dans la deuxième pile 204 et dans la troisième pile 206, et un deuxième signal périodique EW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans la quatrième pile 212, dans la cinquième pile 214 et dans la sixième pile 216. Ce deuxième moyen de synchronisation 240 est relié d'autre part, à l'étage de multiplexage 230, et délivre à cet étage 230 un troisième signal périodique RD de fréquence 2*F commandant la lecture des données vidéo relatives aux souspixels liane vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage 230.

10

15

L'étage de multiplexage 230 sélectionne à une fréquence 1/D, à partir d'une date coïncidant avec à la moitié de la durée D, une séquence de données représentant les sous-pixels appartenant à une ligne vidéo à afficher préalablement stockées dans l'une des piles 202, 204, 206, 212, 214 ou 216.

20 La figure 12, illustre un exemple d'adressage d'un écran du type Delta, représenté partiellement, au moyen d'un dispositif conforme à l'invention. Les pixels successifs PXk (k = 1, 2, 3, 1)etc.) des lignes vidéo 35, 37 et 64 sont désignés en fonction de leurs positions spatiales respectives, indiquées par l'indice k. 25 Chaque pixel est constitué par la combinaison de trois sous-pixels Rk, Vk et Bk. Les signaux SIG1, SIG2, SIG3 représentent les échantillons des signaux de luminance envoyés respectivement aux sous-pixels Rk, Vk et Rk, situés sur la même colonne vidéo. les sous-pixels de la ligne physique Li reçoivent 30 respectivement trois séquences SIG1, SIG2, SIG3 comportant respectivement les échantillons R1, R3, R5, ..., V1, V3, V5, ..., et B2, B4, B6, ..., tandis que les sous-pixels de la ligne physique Li+1 recoivent respectivement trois séquences SIG1, SIG2, SIG3 comportant respectivement les échantillons R2, R4, R6, ..., V2, 35 V4, V6,..., et B3, B5, B7.

WO 97/23861 PCT/FR96/02013

La figure 14 illustre la phase pendant laquelle s'effectue, d'une part, l'écriture des données relatives aux sous-pixels R, V et B d'une ligne vidéo LV, et d'autre part, la lecture des données relatives aux sous-pixels R, V et B de la ligne vidéo précédente LV-1, puis la phase suivante, pendant laquelle s'effectue, d'une part, l'écriture des données relatives aux sous-pixels R, V et B d'une ligne vidéo LV+1, et d'autre part, la lecture des données relatives aux sous-pixels R, V et B de la ligne vidéo LV écrite pendant la phase précédente.

10

15

20

25

30

35

5

Comme cela a été expliqué précédemment l'écriture de ladite ligne vidéo LV et la lecture de ladite ligne vidéo LV-1 se font simultanément et sont synchronisées par le premier moyen de synchronisation 76 qui envoie au moyen de commande d'écriture 72 et au moyen de commande de lecture 74 un signal W/R, représenté à la figure 14, permettant, d'une part, d'écrire de façon progressive les données vidéo relatives aux sous-pixels R, V ou B, et d'autre part, de lire lesdites données corrélativement aux positions spatiales respectives de chacun des sous pixels R, V et B sur l'écran.

La phase d'écriture de la ligne LV est illustrée par les lignes RSTW, WAB, WDA, et W/R tandis que la phase de lecture de la ligne LV-1 est illustrée par les lignes RSTR, RVAB, RVRDA, BDA, BRDA.

La ligne RSTW représente un signal d'initialisation de la d'écriture, la ligne WAB représente les adresses successives dans les mémoires 80, 82, 84 dans lesquelles vont successivement données stockées les numériaues représentant les échantillons Rk, Vk et Bk. La ligne WDA représente lesdites données numériques transportées respectivement par des bus de données 86, 88, 90. La ligne W/R représente le signal de synchronisation des phases d'écriture et de lecture successives envoyé par le premier moyen de synchronisation 76. La ligne RSTR représente un signal d'initialisation de la phase de lecture. La ligne RVAB représente les adresses successives dans les mémoires 80, 82 et 84 dans lesquelles sont déjà stockées les données numériques représentant les échantillons Rk, Vk. La ligne RVRDA représente les données Rk, Vk lues respectivement sur des bus de données 94 et 96. La ligne BAB représente les adresses successives dans les mémoires 80, 82 et 84 dans lesquelles sont déjà stockées les données numériques représentant les échantillons Bk, la ligne BRDA les données Bk lues sur le bus 92.

10

5

Les données Rk; Vk et Bk représentées sur la ligne WDA sont écrites progressivement, tandis que les données RVRDA et BRDA, préalablement écrites, sont lues corrélativement à leurs positions respectives sur la surface de l'écran.

15

20

25

30

35

La figure 15 illustre partiellement une pile 202 et une pile 210 et la figure 16 illustre la phase pendant laquelle s'effectue, d'une part, l'écriture des données relatives aux souspixels R, V et B d'une ligne vidéo LV, et d'autre part, la phase pendant laquelle s'effectue la lecture des données relatives aux sous-pixels R, V et B de ladite ligne vidéo LV précédemment écrites dans les piles 202 et 210, puis la phase, pendant laquelle s'effectue, d'une part, l'écriture des données relatives aux souspixels R, V et B de la ligne vidéo LV + 1, et d'autre part, la phase pendant laquelle s'effectue la lecture des données relatives aux sous-pixels R, V et B de ladite ligne vidéo LV + 1, précédemment écrites dans les piles 202 et 210. La synchronisation desdites phases d'écriture et de lecture est réalisée par l'intermédiaire d'un deuxième moyen de synchronisation 240 fournissant, d'une part, à l'étage de démultiplexage 220 un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire respectivement dans les piles 202, 204 et 206, et un deuxième signal périodique EW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans les piles 212, 214 et

WO 97/23861 10 PCT/FR96/02013

216, et, d'autre part, à l'étage de multiplexage 230 un troisième signal périodique RD de fréquence 2*F commandant la lecture des données vidéo relatives aux sous-pixels d'une colonne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage 230.

5

10

15

20

25

30

35

Sur la figure 16, la ligne lE représente un signal d'initialisation de la phase d'écriture, la ligne OW représente le signal de commande de l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire, la ligne EW représente le signal de commande de l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire, la ligne WDA représente les données numériques à écrire dans les piles 202 et 210, la ligne IL représente un signal d'initialisation de la phase de lecture, la ligne RDA représente les données lues, la ligne OEE représente un signal de sélection des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire, la ligne EOE représente un signal de sélection des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire. Comme on peut le voir sur les lignes OW, l'écriture dans la pile 202 des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire est synchronisée sur chaque front montant du signal OW. De même, l'écriture, dans la pile 210, des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire est synchronisée sur chaque front montant du signal EW. Le signal RD permettant la lecture des données numériques a une fréquence double de celle des signaux OW et EW. Par conséquent, afin de synchroniser, avec la fréquence d'une ligne vidéo, la durée totale des phases de lecture des données relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire et celles relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire, lesdites phases de lecture démarrent lorsque les piles 202 et 212 sont à moitié pleines. Ainsi dans l'exemple de la figure 16, les données impaires sont lues à chaque front montant du signal RD à partir d'un instant coïncidant avec l'écriture, de la 321 nième donnée, située dans cet

WO 97/23861 11 PCT/FR96/02013

exemple à la moitié de la pile 202, et lorsque le signal OEE a un niveau logique Haut. Parallèlement les données paires sont lues à chaque front montant du signal RD à un instant coïncidant avec l'écriture, dans la pile 212, de la 321 nième donnée lorsque le signal EOE a un niveau logique Haut.

Les figures 4 à 9 illustrent une combinaison de souspixels dans laquelle deux lignes physiques Li et Li+1 sont utilisées pour constituer une ligne vidéo de l'image à afficher, et ladite image est décomposée en une trame impaire 9, 11, 13, 15, 17, 19 et 20 comprenant des lignes vidéo impaires 21, 23, 25, 27, 29, 31, 33, 35, 37, 39, 41, 43, 45, 47 et 49, et une trame paire 40, 42, 44, 46, 48, 50 et 52 comprenant des lignes vidéo paires 54, 56, 58, 60, 62, 64, 65, 66, 67 et 68, lesdites trames impaires et paires étant décalées, l'une par rapport à l'autre d'une ligne physique, de manière à permettre un entrelacement des lignes vidéo impaires avec les lignes vidéo paires.

Comme on peut le voir sur chacune des figures 4 à 8, les lignes physiques Li utilisées pour constituer les lignes vidéo paires 54, 56, 58, 64, 65 et 67 sont également utilisées pour constituer les lignes physiques Li + 1 des lignes vidéo impaires respectives 21, 25, 29, 35, 39 et 43. Ceci permet de réaliser un entrelacement desdites lignes vidéo paires et desdites lignes vidéo impaires.

25

30

35

5

10

15

20

Selon un premier exemple d'application du dispositif d'adressage conforme à l'invention illustré par les figures 4 à 7b et 9, l'étage de multiplexage 220 sélectionne les séquences de signaux numériques relatives à deux sous-pixels contigus situés sur la ligne physique Li (respectivement Li + 1) et à un sous-pixel situé sur la ligne physique Li + 1 (respectivement Li), puis les séquences de signaux numériques relatives à un sous-pixel situé sur la ligne Li (respectivement Li + 1) et à deux sous-pixels situés sur la ligne Li + 1 (respectivement Li) pour adresser pixel d'une ligne vidéo de l'image à afficher.

WO 97/23861 12 PCT/FR96/02013

Selon un deuxième exemple d'application du dispositif d'adressage conforme à l'invention illustré par la figure 8, l'étage de multiplexage 220 sélectionne les séquences de signaux numériques relatives à un premier sous-pixel situé sur la ligne physique Li et les séquences de signaux numériques relatives à un deuxième sous-pixel adjacent au premier sous-pixel, et situé sur la ligne physique Li + 1 pour adresser un pixel de la ligne vidéo 43 et 45 (respectivement 67).

10 Ce mode de combinaison est particulièrement adapté à des utilisations ne nécessitant pas une bonne colorimétrie mais requérant plutôt une bonne finesse de détail, dans la mesure où d'une part, il permet de tripler la résolution horizontale par rapport aux modes de combinaison de l'art antérieur décrit précédemment, et d'autre part, il provoque des repliements de spectre connus sous le terme anglais aliasing coloré produisant une irisation des détails de l'image affichée.

L'échantillonnage des signaux vidéo envoyés aux souspixels combinés est réalisé, soit simultanément, soit en mode spatial, c'est-à-dire à des instants différents correspondant aux positions respectives desdits sous-pixels sur la surface de l'écran.

20

25

30

35

Ainsi, en désignant par i et par j les positions relatives des sous-pixels respectivement sur les lignes et sur les colonnes physiques de l'écran matriciel, pour j variant périodiquement de 1 à M, et pour deux lignes physiques Li et Li+1 données situées sur la trame impaire 19, dans un premier exemple d'adressage, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j) et p(i+1,j) représentant respectivement les couleurs primaires R et V pour constituer les premiers pixels affichables de la ligne vidéo impaire 43 et 45, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1) et p(i+1,j+1) représentant respectivement les couleurs primaires V et B pour constituer les deuxièmes pixels affichables desdites lignes vidéo impaires 43 et 45, et pour deux lignes

physiques Li et Li + 1 données située sur la trame paire 50, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j) at p(i+1,j) représentant respectivement les couleurs primaires V et R pour constituer le premier pixel affichable de la ligne vidéo paire 67, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1) et p(i+1,j+1) représentant respectivement les couleurs primaires R et R pour constituer le deuxième pixel affichable de ladite ligne vidéo paire 67.

10

15

20

35

5

Dans un deuxième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 4, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes physiques Li et Li+1 données situées sur la trame impaire 9, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i,j+1) et p(i+1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable de la ligne vidéo impaire 21 et 23, puis les signaux vidéo envoyés aux sous-pixels p(i,j+2), p(i+1,j+1) et p(i+1,j+2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 21 et 23, et pour deux lignes physiques Li et Li+1 données situées sur la trame paire 40, on échantillonne :

les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1, j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable de la ligne vidéo paire 54, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j+2) et p(i+1,j+2) représentant respectivement les couleurs primaires R, V et B pour constituer le pixel suivant de ladite ligne vidéo paire 54.

Dans un troisième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 5, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes

WO 97/23861 14 PCT/FR96/02013

physiques Li et Li + 1 données située sur la trame impaire 11, on échantillonne :

les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable de la ligne vidéo impaire 25 et 27, puis les signaux vidéo envoyés aux sous-pixels p(i,j+2), p(i,j+3) et p(i+1,j+2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 25 et 27, et pour deux lignes physiques Li et Li+1 données situées sur la trame paire 42, on échantillonne :

5

10

15

20

25

30

35

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i,j+1) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable de la ligne vidéo paire 56, puis les signaux vidéo envoyés aux sous-pixels p(i,j+2), p(i+1,j+2) et p(i+1,j+3) représentant respectivement les couleurs primaires V, B et R pour constituer le pixel suivant de ladite ligne vidéo paire 56.

Dans un cinquième exemple d'adressage, appliqué à un écran du type orthogonal, illustré par la figure 6, pour j variant périodiquement de 1 à M par pas de 3, et pour six lignes physiques Li et Li + 1, Li + 2, Li + 3, Li + 4, Li + 5 données situées sur la trame impaire 13, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable de la ligne vidéo impaire 29, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j+2) et p(i+1,j+2) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel de ladite ligne vidéo impaire 29, puis les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel de la ligne vidéo impaire suivante 31, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j+2) et p(i+1,j+2) représentant respectivement les couleurs primaires

WO 97/23861 15 PCT/FR96/02013

R, V et B pour constituer le deuxième pixel affichable de la ligne vidéo impaire 31, puis les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel de ladite ligne vidéo impaire 33, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j+2) et p(i+1,j+2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel de ladite ligne vidéo impaire 33, et pour six lignes physiques Li et Li+1, Li+2, Li+3, Li+4, Li+5 données situées sur la trame paire 44, on échantillonne :

10

15

20

25

30

35

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable de la ligne vidéo paire 58, puis les signaux vidéo envoyés aux souspixels p(i, i + 1), p(i,j+2)et p(i + 1, j + 2)représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel de ladite ligne vidéo paire 58, puis les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1)représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel de la ligne vidéo paire suivante 60, puis les signaux vidéo envoyés aux sous-pixels p(i, i+1), p(i, i+2) et p(i+1,j+2) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel affichable de la ligne vidéo paire 60, puis les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel de ladite ligne vidéo paire 62, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j+2) et p(i+1,j+2)respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel de ladite ligne vidéo paire 62.

Dans un sixième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 7a, dans lequel les lignes physiques Li+1 sont décalées vers la droite d'un demi sous-pixel par rapport aux lignes physiques Li, pour j variant périodiquement de 1 à M par pas de 3, et pour deux lignes

WO 97/23861 16 PCT/FR96/02013

physiques Li et Li + 1 données situées sur la trame impaire 15, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i,j+1) et p(i+1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 35 et 37, puis les signaux vidéo envoyés aux sous-pixels p(i,j+2), p(i+1,j+1) et p(i+1,j+2) représentant respectivement les couleurs primaires B, R et V pour constituer le pixel suivant de ladite ligne vidéo impaire 35 et 37, et pour deux lignes physiques Li et Li+1 situées sur la trame paire 46, on échantillonne :

5

10

15

20

25

30

35

- les signaux vidéo envoyés aux sous-pixels p(i,i), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo paire 64, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i,j+2) et p(i+1,j+2) représentant respectivement les couleurs primaires R, V et B pour constituer le pixel suivant de ladite ligne vidéo paire 64.

Dans un septième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 7b, pour j variant périodiquement de 1 à M par pas de 3, pour deux lignes physiques Li et Li+1 situées sur la trame vidéo impaire 17, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i,j+1) et p(i+1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 39, puis les signaux vidéo envoyés aux sous-pixels p(i,j+2), p(i+1,j+1) et p(i+1,j+2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 39, puis les signaux vidéo envoyés aux sous-pixels p(i,j+1), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires V, B et R pour constituer le premier pixel affichable la ligne vidéo impaire 41, puis les signaux vidéo envoyés aux sous-pixels p(i,j+2), p(i,j+3) et p(i+1,j+2) représentant respectivement les

5

10

15

20

25

30

35

couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 41, et pour deux lignes physiques Li et Li + 1 situées sur la trame vidéo paire 48, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo impaire 65, puis les signaux vidéo envoyés aux sousp(i,j+2)et p(i+i,j+2)représentant p(i,j+1), respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable la ligne vidéo impaire 65, puis les signaux vidéo envoyés aux sous-pixels p(i,j), p(i,j+1) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo impaire 66, puis les signaux vidéo envoyés aux sous-pixels p(i,j+2), p(i+1,j+2) et p(i+1,j+3) représentant respectivement les couleurs primaires V, B et R pour constituer le deuxième pixel affichable de la ligne vidéo impaire 66.

Dans un huitième exemple d'adressage, appliqué à un écran du type Delta représenté à la figure 9, pour j variant périodiquement de 1 à M par pas de 3, pour quatre lignes physiques Li, Li+1, Li+2 et Li+3 situées sur la trame vidéo impaire 20, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i,j+1) et p(i+1,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 47, puis les signaux vidéo envoyés aux sous-pixels p(i+1,j+1), p(i+1,j+2) et p(i+2,j+2) représentant respectivement les couleurs primaires R, V et B pour constituer le deuxième pixel affichable commun à la ligne vidéo impaire 47, puis les signaux vidéo envoyés aux sous-pixels p(i+2,j), p(i+2,j+1) et p(i+3,j) représentant respectivement les couleurs primaires R, V et B pour constituer le premier pixel affichable la ligne vidéo impaire 49, puis les signaux vidéo envoyés aux sous-pixels p(i+3,j+1), p(i+3,j+2) et p(i+4,j+2) représentant respectivement les couleurs primaires R, V et B pour constituer le

WO 97/23861 18 PCT/FR96/02013

deuxième pixel affichable de la lignes vidéo impaire 49, et pour trois lignes physiques Li, Li + 1 et Li + 2 situées sur la trame vidéo paire 52, on échantillonne :

- les signaux vidéo envoyés aux sous-pixels p(i,j), p(i+1,j) et p(i+1,j+1) représentant respectivement les couleurs primaires B, R et V pour constituer le premier pixel affichable la ligne vidéo paire 68, puis les signaux vidéo envoyés aux sous-pixels p(i+1,j+2), p(i+2,j+1) et p(i+2,j+2) représentant respectivement les couleurs primaires B, R et V pour constituer le deuxième pixel affichable la ligne vidéo impaire 68.

5

10

15

Grâce au dispositif selon l'invention, la résolution est améliorée, quel que soit le type d'écran adressé. En particulier, pour les écrans du type Delta, la résolution est égale à M*2/3 et donc double de la résolution obtenue par les modes d'adressage de ces écrans par des dispositif de l'art antérieur et la résolution verticale est égale à N/2 pour des lignes strictement verticales et à N pour des lignes diagonales.

5

10

15

20

25

30

35

REVENDICATIONS

- 1. Dispositif d'adressage d'un écran matriciel propre à afficher des images comportant une pluralité de lignes et de colonnes vidéo dont les pixels constitutifs sont obtenus par combinaison d'une pluralité de sous-pixels R, V et B recevant chacun un signal vidéo de luminance et répartis selon un réseau de N lignes et M colonnes physiques, caractérisé en ce qu'il comporte un étage de mémorisation (70, 198) recevant, via un étage de démultiplexage (220), une pluralité de séquences de données numériques représentant les signaux vidéo de luminance préalablement numérisés, et délivrant lesdits signaux vidéo de luminance à un étage de multiplexage (230) destiné à sélectionner une séquence de données numériques correspondant à une combinaison donnée de sous-pixels parmi la pluralité de séquences de données numériques préalablement stockées dans ledit étage de mémorisation (70, 198).
- 2. Dispositif selon la revendication 1, caractérisé en ce que l'étage de mémorisation (198) comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc (200) comportant au moins trois piles FIFO, soit une première pile (202), une deuxième pile (204) et une troisième pile (206) destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc (210) comportant également au moins trois piles FIFO, soit une quatrième pile (212), une cinquième pile (214) et une sixième pile (216) destinées respectivement à contenir les données vidéo relatives aux sous-pixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
 - 3. Dispositif selon la revendication 2, caractérisé en ce qu'il comporte un moyen de commande d'écriture (72) des données numériques dans les mémoires (80, 82, 84) et un moyen

WO 97/23861 20 PCT/FR96/02013

de commande de lecture (74) desdites données à partir des mémoires (80, 82, 84), lesdits moyens de commande d'écriture (72) et de lecture (74) sont reliés à un premier moyen de synchronisation (76) des phases d'écriture et des phases de lecture.

5

10

15

20

25

30

35


- 4. Dispositif selon la revendication 3, caractérisé en ce que chacune des mémoires (80), (82) et (84) comporte deux zones distinctes, soit une première zone (102) dans laquelle sont écrites les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo donnée pendant une phase d'écriture donnée, et une deuxième zone (104) à partir de laquelle sont lues, pendant ladite phase d'écriture, les données numériques relatives aux sous-pixels R, V et B d'une ligne vidéo écrite pendant la phase d'écriture précédente.
- 5. Dispositif selon la revendication 1, caractérisé en ce que l'étage de mémorisation (198) comporte deux branches parallèles, soit une première branche dans laquelle est agencé un bloc (200) comportant une première pile du type FIFO (202), une deuxième pile (204) et une troisième pile (206) destinées respectivement à contenir les données vidéo relatives aux souspixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo paire, et une deuxième branche dans laquelle est agencé un bloc (210) comportant une quatrième pile (212), une cinquième pile (214) et une sixième pile (216) destinées respectivement à contenir les données vidéo relatives aux souspixels R, V et B situés sur l'une des lignes physiques constituant une ligne vidéo impaire.
- 6. Dispositif selon la revendication 5, caractérisé en ce que l'étage de démultiplexage (220) aiguille, d'une part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo impaires vers le bloc (200) de manière à écrire lesdites données, pendant une phase d'écriture d'une ligne vidéo de durée D, respectivement dans la première pile (202), dans la


deuxième pile (204) et dans la troisième pile (206), et d'autre part, les données relatives aux sous-pixels R, V et B appartenant aux colonnes vidéo paires vers le bloc (210), de manière à écrire lesdites données, pendant la phase d'écriture, respectivement dans la quatrième pile (212), dans la cinquième pile (214) et dans la sixième pile (216).


5


10

- 7. Dispositif selon la revendication 6, caractérisé en ce que l'étage de multiplexage (230) sélectionne à une fréquence 1/D, à partir d'une date coïncidant avec à la moitié de la durée D, une séquence de données représentant les sous-pixels appartenant à une ligne vidéo à afficher préalablement stockées dans l'une des piles (202), (204), (206), (212), (214) ou (216).
- 8. Dispositif selon l'une des revendications 5 à 7, 15 caractérisé en ce qu'il comporte un moyen de synchronisation (240) relié, d'une part, à l'étage de démultiplexage (220) et délivrant à cet étage (220) un premier signal périodique OW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo impaire 20 respectivement dans la première pile (202), dans la deuxième pile (204) et dans la troisième pile (206), et un deuxième signal périodique EW de fréquence F commandant l'écriture des données vidéo relatives aux sous-pixels R, V et B situés sur une colonne vidéo paire respectivement dans la quatrième pile (212), dans la 25 cinquième pile (214) et dans la sixième pile (216), ce moyen de synchronisation (240) est relié d'autre part, à l'étage de multiplexage (230), et délivre à cet étage (230) un troisième signal périodique RD de fréquence 2*F commandant la lecture des 30 données vidéo relatives aux sous-pixels d'une ligne vidéo paire (respectivement impaire) sélectionnée par l'étage de multiplexage (230).













FIG.4







FIG.5






FIG.6

WO 97/23861 5/14 PCT/FR96/02013





FIG.7a



WO 97/23861 7/14 PCT/FR96/02013




FIG.8




FIG.9




FIG.10





FIG.11






FIG.13




FIG.14




FIG.15




FIG. 16

INTERNATIONAL SEARCH REPORT

Interr at Application No PCT/FR 96/02013

A. CLASS	IFICATION OF SUBJECT MATTER						
IPC 6	G09G3/20						
Adia - A	Later Cassification (IPC) or to both national class	sification and IPC					
According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols)							
Documenta	ation searched other than minimum documentation to the extent tha	it such documents are included in the fields s	earched				
Electronic o	data base consulted during the international search (name of data b	ase and, where practical, search terms used)					
G BOCKII	MENTS CONSIDERED TO BE RELEVANT						
C. DOCON	Citation of document, with indication, where appropriate, of the	relevant passages	Relevant to claim No.				
Category	Citation of document, which is a series of the series of t						
Χ	US 4 985 698 A (MANO ET AL.) 15	January	1				
Α	1991 see abstract		2-8				
^	see column 2, line 66 - column 4 figure 1						
Α	DE 36 34 092 A (DEUTSCHE THOMSON GMBH) 14 April 1988	2-8					
	see abstract see column 1, line 63 - column 2 figure 1						
		,					
		-/					
		·					
X Fur	rther documents are listed in the continuation of box C.	X Patent family members are listed	in annex.				
* Special c	salegories of cited documents :	"T" later document published after the in	ternational filing date				
"A" docur	ment defining the general state of the art which is not	or priority date and not in conflict w cited to understand the principle or t	ith the application but				
"E" carties	idered to be of particular relevance r document but published on or after the international	invention "X" document of particular relevance; the	claimed invention				
"L" docum	date nent which may throw doubts on priority claim(s) or	cannot be considered novel or cannot involve an inventive step when the d	ocument is taken alone				
citate	h is cited to establish the publication date of another on or other special reason (as specified) ment referring to an oral disclosure, use, exhibition or	"Y" document of particular relevance; the cannot be considered to involve an i document is combined with one or r	nventive step when the nore other such docu-				
other	ment published prior to the international filing date but	ments, such combination being obvious in the art.	ous to a person skilled				
later	than the priority date claimed	'&' document member of the same patern Date of mailing of the international s					
	er actual completion of the international search 27 March 1997	14.04.97					
		Authorized officer					
Name and	i mailing address of the ISA European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk						
ĺ	Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Corsi, F					

Form PCT/ISA/210 (second sheet) (July 1992)

1